当前位置：网站首页>Verilog语言中按位取反和逻辑取反的区别

Verilog语言中按位取反和逻辑取反的区别

2022-07-19 05:13:00 【wkonghua】

Verilog语言中按位取反和逻辑取反"~"和"!"的区别

1、~为按位取反，如：~11110 = 00001

2、！为逻辑取反，如：!0 = 1 ; !1 = 0 ;

原网站

版权声明
本文为[wkonghua]所创，转载请带上原文链接，感谢
https://blog.csdn.net/wkonghua/article/details/122077717

边栏推荐

猜你喜欢

随机推荐